www.design-reuse-embedded.com
Find Top SoC Solutions
for AI, Automotive, IoT, Security, Audio & Video...

联华电子认证Cadence Virtuoso LDE Analyzer适用于其28HPCU制程

中国,上海, Apr. 15, 2016 – 

楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日宣布Cadence Virtuoso 版图依赖效应(Layout-Dependent Effects, LDE) Analyzer 分析方案通过联华电子认证,支援其28纳米HPCU(High Performance Compact,高效能精简型)制程技术。随着全新UMC 28HPCU LDE套件的推出,联华电子的用户能够利用Cadence解决方案来减轻定制化/模拟设计中的LDE,最多可将布局布线后的重复作业减少至一半,并将设计收敛速度加快最多四成。

联华电子负责IP研发及设计支持的资深副总经理简山杰表示:"很高兴在我们的28HPCU设计支持组合中加入Cadence Virtuoso LDE Analyzer。晶体管元件的特性会因使用环境、设置和密度而不同,Cadence LDE套件让我们从事28HPCU设计的用户得以将规划与预期结果之间的差距无缝桥接。如此可为用户省下设计流程中的很多环节,帮助他们更快从设计进入制造阶段。"

联华电子与Cadence的合作确保Virtuoso LDE Analyzer具备以下所有能力,且完全适用于28HPCU参考流程:

更多Cadence Virtuoso LDE Analyzer解决方案详情请见: http://www.cadence.com/products/mfg/litho_electric_analyzer/pages/default.aspx

使用UMC 28HPCU LDE套件,用户能够及时采取行动,修正可能存在的设计问题。例如,设计人员可从部份版图中仿真LDE,将LDE对器件性能的影响纳入考量。并且也不需执行仿真就可检查器件电气性的一致性。此外还能够在布局布线期间设定 LDE电性匹配约束并一键执行匹配检查。最后,设计人员可及早执行根本原因分析,在差异造成仿真失败前,抢先一步找出并解决差异。

Cadence公司资深副总裁、数字与签核、及系统验证事业群总经理Anirudh Devgan博士说:"我们与联华电子携手合作,帮助用户降低定制化/模拟设计中的版图依赖效应,而且已经得到双方共同用户的肯定。使用Cadence Virtuoso LDE Analyzer的联华电子用户在仿真时不再需要等候一个完整的版图与电路对比 (LVS-clean)来仿真出LDE,因此能够大幅提高效率。"


关于Cadence

Cadence 公司致力于推动全球电子设计创新,在开创集成电路和电子产品中发挥着核心作用。客户采用 Cadence 的软件、硬件、IP 和服务,设计并验证尖端半导体器件、消费电子产品、网络架构和通讯设备以及计算机系统。Cadence 公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研究机构,为全球电子产业提供服务。如需了解关于 Cadence 公司、产品及服务的更多信息,请访问公司网站http://www.cadence.com

 Back

Partner with us

List your Products

Suppliers, list and add your products for free.

More about D&R Privacy Policy

© 2024 Design And Reuse

All Rights Reserved.

No portion of this site may be copied, retransmitted, reposted, duplicated or otherwise used without the express written permission of Design And Reuse.